Q1
PTC测试标准里面的这句话怎么理解？The time at the high and low temperature extremes shall be sufficient to allow the total mass of each device under test to reach the specified temperature extremes with no power applied.其中with no power applied如何理解？这个PTC1000cycle 是说的温度还是power cycle?
A1
power cycle 与 temp cycle 是独立的，不需要同步，这段的意思应该是抛开上电时发热的因素，单靠temp cycle，也能使DUT到达极高或者极低温度，一般都是说的温度cycle。
Q2
消费类芯片做完uHAST后发现有分层，是可以接受的吗？
A2
看是否影响测试结果的吧，只有预处理前后，在关键位置不能有分层，我记得JEDEC是这样定义的。
Q3
车规里面的HVS high voltage stress的电压条件及加压时间一般怎么定。有相关的指导性文件吗？AECQ100里没有怎么查到？
A3
跟设计与工艺很有关。可靠性中的电压加压往往比ATE中的电压加压低，因为后者只是秒级。前者10%很普遍，后者跑向量30%-40%加压都有。衡量核心点是获得电压加速，但不能带来额外伤害，导致HTOL出现大量异常损伤。
Q4
AC scan覆盖率85%标准 是根据什么定的？跟芯片ppm失效率有什么关系？
A4
AC scan是覆盖高速下的transition fail，就是响应沿的失效；与DC scan的静态 stuck on fail机理不同。一般DC scan coverage要求在98%以上，甚至99.2%。在此基础上，AC scan 85%的覆盖率是可以的。上述测试覆盖率的增加会增加测试时间，有可能带来测试机台更大的pattern存储深度LVM的需求，导致测试成本加大。达到以上，最终的DPPM应该会控制得相当好了。
Q5
关于HTOL电压加速模型中的电压加速常数，这个值的大小是和工艺有关吗，有没有哪份标准里有过定义，HTOL的寿命加速实验模型是基于JEP122中的TDDB失效吗？
A5
根据绝缘层厚度，有不同的TDDB失效模型,。常见的有热化学模型、阳极空穴模型、氢释放模型等，对应不同的电压或电场加速公式。加速系数就是选一些样品用不同电压测试到挂，就知道每种条件对应的击穿时间，未知数就只有加速系数了。HTOL的退化一般认为主要是BTI带来的，55/65nm以下用inversion，90nm以上用accumulation。55/65nm以上成熟制程都用E model。
Q6
接上面问题，inversion指的是？
A6
就是N/PMOS的GATE加不同的正负电压，TDDB评估绝缘层本征质量这个没问题的。
Q7
这里面的SBS是什么项目？
A7
Solder Ball Shear
Q8
什么情况下做HTOL，什么情况下做LTOL，有什么说法吗？
A8
某些工艺节点LTOL的退化会更严重，所以LTOL是不是重点考察项目还要参考FAB的工艺节点的。
Q9
IQFP的目前遇到一个打线异常的Case：塑封后有Wire sweep大于10%，线间距小于1倍线径的样品，封装厂没能拦住，FT也未能完全筛选出来。这些未能筛出的线间距很近的产品 后续会有什么可靠性问题，对产品有哪些电性能方面的影响？
A9
主要是可靠性风险，burn out风险加大，至少要评估一下长期带电温巡的情况。或者简单一点长期温巡的情况。因为温巡过程中模封料会有形变的。使用场景恶劣一些会产生可靠性问题。
来源：上海季丰电子
投稿/推广/广告/入群/赞助/转发 咨询ictest1