假设是mosfet数字逻辑。后端都做好了，拿去流片，一张多少钱？可以和别人share area。假设面积是几mm的小片。40nm 呢？28nm呢？拿去gf或者tsmc等几个大代工厂。

流片一片多少钱？钱都上哪去了。据说都做pattern去了？

大家也可以笼统说下自己的经验。让我有个概念。

另外，有人做过finfet么？前端设计最大的不同是什么？多谢！

知乎用户

中央处理器 (CPU)话题下的优秀答主

74 人赞同了该回答

前阵子项目启动的时候，我负责做整个流片流程的预算（是的就是我，我们组人手太少，做技术的还要出来客串一把财务唉说多了都是泪T_T），期间联系了整个流片流程中需要的各个步骤对应的一些公司，从制造到封装测试完整问了一圈下来，最贵的费用是正版合法的ip核授权，其次才是mpw tapeout，再其次是封装测试。

陆芯芯片切割机

TSMC mpw 40nm，联系到的报价单位都是按照block算的，最小计费单位是3mm x 3mm的一个block，我搜了一下我们得到的报价网上是没有的，所以不敢说单价了，我们的制造花费和封装测试花费大致上是7:3。前面有人说到fab对各个客户的报价不同，这个我们也发现了，业界知名的fab S家直接说跟我们没有合作关系拒绝报价，建议我们询问和我们有关系的兄弟单位A来询价，结果兄弟单位A问到的S家报价比T家报价还高，而且明说要加收服务费 T_T 通过另一家跟T家关系更近的兄弟单位B问到的报价就是T家反而更低，囧。

如果要做一个正经的CPU，core自己写或者使用免费的开源版本，带个像样的MBytes级别的cache，能够起linux，DDR3和PCIE Gen3靠买合法ip的，后端仅仅要求乞丐版配置，在TSMC 40nm这个节点上流片和测试封装，需要有一个千万级+的项目在背后支撑，不然很容易捉襟见肘。至于其他人提及到的人工费，学术圈嘛，最不缺的就是劳动力 XD

期间联系过ARM的cortex-A系列IP，获知的情况和

@winnie Shao

介绍的相符，同一个版本的前端的RTL代码被很多个公司和机构拿去在各种工艺下都流片过。

以上是做CPU的，做其他种类芯片的很可能完全不一致。

薛矽

芯片（集成电路）话题下的优秀答主

227 人赞同了该回答

不同的流片渠道、流片规模、流片者的身份，即使是在同一家Foundry厂的同一种制程下，流片价格都可能有很大的不同吧。

• t家的保密工作很严，旁观过涉密事件，追究起来真的是六亲不认翻脸不认人，怕怕的，还是不要提和他家直接相关的一切事好了。
  

• 关于t家有一个冷知识（完全八卦,请勿相信）：您知道为什么他家的logo上的字母是小写的么？因为小写的t和大写的T不同，大写的T是不出头的，小写的t某家才会有出头天。据说是某黄姓风水师的指点。据说某a家的电脑商也是如此这般（乱讲）。
  

用CIC（國研院晶片中心）最新（2015-3-9）的公开价目表供大家参考：

有tsmc，UMC（联电）的，业界和学界的价格也有一些区别。

应该是可以做（或者就是）多项目晶圆(Multi Project Wafer，简称MPW)

比如透过CIC的这个管道（应该是只针对台湾的业界、学界，可能是已有优惠了的，CIC设立的初衷就是为台湾的IC产业提供良好的服务和保障），T家28nm，小面积下是大约23.5万软妹币每平方毫米；45nm大约是12万人民币每平方毫米（CIC公开报价）。拿起尺子看一看1毫米是种什么样的存在，会很震撼的。

（具体的报价单有官方的公开资料可以查询，这里就不放了。）

当然，这只是CIC的一种渠道，学界研究或教学还有很多别的渠道或优惠。

• 比如个人觉得最逆天的是有T家.18 的“教育线”，就是比如平时大学本科的模电课，一学期上完了，全班都可以申请流片做个放大器什么的，毕业设计更不用说了。这个渠道的T家.18是免费的。（真实的具体情况可能有出入）
  

台湾的IC设计强是有道理的。

身份所限还有很多有的没的就不多说了，本人真的什么都不知道，以上内容全来自公开网络。

• T家的FinFET（16nm开始有用）相关的八卦我觉得可以邀请海思的工程师来答（当然基本上应该是什么也不能说，大学室友之前有在海思做版图，某天联络说要来T家出差一天，是为了某先进工艺，好像是为了保密相关的原因才需要人肉出差过来，不能在大陆做。）
  

• 另外，从设计者的角度，如果想更深入了解他家的新制程，可以在IEEE上搜Jack Yuan-Chen Sun、Bing J. Sheu两位Fellow的paper ，都是T家的Design方面研發大佬。老板邀请他们来讲座的时候有介绍说每一代先进制程他们自己都有做深入的circuit design的研究（不只standard cell，包括一些Logic and Mixed-signal/RF technology），然后公布各种数据和分析，比如2013 VLSI的这篇他们和胡正明教授一起发表的Invited paper：Enabling circuit design using FinFETs through close ecosystem collaboration. IEEE Xplore Abstract

• How to design with finFETs
  

大陆也有好多类似的流片渠道和机构，比如上海ICC：

上海集成电路技术与产业促进中心

呆涛

芯片（集成电路）话题下的优秀答主

76 人赞同了该回答

Cost=Masks+N×Wafers

价格 = 掩膜+N×硅片. 对于Full-Custom IC 来说, 掩膜占了主要的价格.

题主只做数字逻辑的话, 有公司(Tekmos) 可以流"FPGA片", 就是底层金属是FPGA可控的连线, 然后上层金属是Fab制作. 简单地说, 就是为了一个Design来流FPGA的片子, 后期可控性比较好. 但是基本是0.35um 或者 0.6um的设计. 价格基本是按片论的. 好处是快(Tekmos保证两周出片), 可控性好, 比FPGA要优越不少.

FPGA Conversions

正常的ASIC只允许设计到Gate Level, 也就是说你可以画Standard Cell, 但是不能再往下了. 大多数厂商都用的是这个设计.

成本基本是0.5 Million起, 根据technology有不同.

Full-Custom就是可以自己随便设计所有的东西, 只要满足Design Rule. 所以成本会比正常ASIC再高上一档. 一般流模电/高性能片 都得靠这个.

technology对价格影响多重要呢? 这么说吧:

对于 0.35u的技术, CMP一直可以做到650 Euros/mm2, 换算起来的话约 4270 RMB. 每次40片 (CMP, 2013数据).

对于40nm来说, Full Custom IC的初流片成本在2-3 Million(美金)级别 (CMP). 具体要看技术细节.

28nm更贵. 具体不了解(MOSIS天杀的不po他们家的价格...)

欢迎各公众号，媒体转载

投稿/推广/合作/入群/赞助/转发 请加微信13488683602