Q1
请教下，AECQ-100做了PTC,还要做TC吗？这个是二选一吗？
A
都做的，PTC和TC不一样。
Q2
请问下大家，WLCSP的die，marking面因为在PCB边缘位置有crack风险，可以用点胶的方法解决不？或者有很好方法保护呢？
A
用点胶可以满足防止crack的风险，但是要考量其他风险，比如散热问题。有些WLCSP是有外包围的，在PCB边缘，WLCSP外侧，做一个高于WLCSP芯片的金属挡片，防撞。
Q3
客户是用了类似COB封装一样的点胶。但因为点胶也出现了drop test 以后的应力问题，bumps有crack，所以想说有没合理的方法防止触碰，或者优化点胶材质？
A
加underfill会好一些，SMT的时候加underfill。
Q4
A
baking时间和温度是和wafer的process有关的，不是通用的，你要查你的产品的process工艺对应的spec。
Q5
请问下OBIRCH条件设定。因其是主动式原理，故机台要接一路电源，如不止一组条件，其他几路电源可使用外接电源。想请教下，当有多组条件时，这几组电源该如何选择，哪路接入obirch机台，哪几路可以外接电源？如果选择错误，对热点成像有无干扰？
A
把最相关的电源引脚加入到OBIRCH里，然后外置电源接入偏置啊，使能的引脚上。然后这些电源共地就好了。这个条件要多尝试才可以，毕竟实验出真知。一方面有reference(好片) 作为对比，另一方面拿到疑似点去找研发讨论一下。
Q6
请教一下各位，客户定义验收产品的良率在100PPM，是不是太严格了另外关于客户的售后问题，各贵司一般怎么处理。我们之前的定义是到客户验收之后，风险转移就结束了。
A
ppm 这个跨度/在不同应用还是挺大的。
比如 ST 某soc芯片，消费级和工业级算一类，50ppm
比如 Sierra针对普遍小芯片，消费级和工业级算一类，80~100ppm
比如Qualcomm AP, 给ODM大概500ppm
比如业内智能卡，大概2~3000ppm
其实有时不是客户要求多少，其实是自己能做到多少，自家的芯片一般自己前期做的细的话，基本心中有数的，margin够不够，兼容性好不好，卡的严不严等。
Q7
A
覆盖全或者不全，必须加上前提条件。扫描内部管子， Scan最全。检查功能性问题，SLT最全。
SLT工作模式接近Enduser使用方式，所以最容易抓到问题。
Q8
请教下大家，DPPM怎么算？
A
Q9
问一下大神们，新的NAND格式化了一次然后检测发现了200个坏块，什么原因造成的啊，要求是最多一个。如果是因为格式化的时候电压不稳造成的，是不是我再格式化一次，坏块数量会减少。
A
电源原因往往是很多问题的主要原因。格式化的时候电流可能较大，引起电源电压波动，导致部分格式化不成功。分析这个问题，1.用示波器同时量测电流和电压变化。2.提供干净稳定电源到芯片，看看是否结果有变化，来判断是否是因为电源问题。
如果电源问题已经排除掉，第二个可以怀疑是timing问题，时钟质量，时钟频率，信号的setup time，hold time，串绕，反射等等。
来源：上海季丰电子
欢迎各公众号，媒体转载
投稿/推广/合作/入群/赞助/转发 请加微信13488683602