Q1
有个问题请教一下各位大神，打ESD时如果芯片内部引出的多个管脚连通的，是不是只要打其中一个管脚就可以，还是几个管脚都要打？
A
我们之前做过类似的，做压降拓扑分析，原则上和压降最大就够了，如果压降最大的和第一个没啥区别，可以不用继续。
Q2
各位大咖， 谁有Cu wire bonding 的过电流参数表，0.8mil/0.9mil/1.0mil 分别在线长是1.5mm/2mm/2.5mm的过电流？
A
参考如下：
Q3
BGA package芯片需要 Solderability test吗？从JEDC文件中没有查询到此方面的定义
A
Q4
请问工艺加工中光刻胶发生变更，产品需要做可靠性验证吗？
A
肯定要的，PR属于主材，更换对线宽形貌都有影响。
Q5
A
一般建议按照最Worst case 状态，所以通常按照1.1倍上电测试Latch up
Q6
求问各位大佬，是不是InGaAs和OBIRCH的两种方法结果是不一样的？比如说我刚开始是OBIRCH，然后中间把几根线挑断后，再做亮点做的InGaAs，这样我的前后对比有意义嘛
A
看defect类型，metal间短路，OBIRCH一般是可以明显看到的，如果是FEOL的问题，大多数用InGaAs，一个看阻值变化，一个看光子散发波长能量，可参考表格：（表中mm改成um）
Q7
请教一个问题：我们现在用的新品，pad顶层是10um的厚铜。主要是为了降低大电流时候的阻抗。这种情况下的结构，是否还能够用来进行封装的打线？封装是LQFP64的封装。
A
厚铜pad没有办法打线，可做表面化镀NiPdAu处理，之后WB。
Q8
A
消费类电子>=95%，车规级>=95%
Q9
请问下 CP/FT 数据分析的台式机，有没有建议的配置呀？多核还是应该大内存？目的：测试数据存档；测试数据快速分析，拉图表等使用；当前情况，小公司前几年过度使用。不知道这个配置加个NAS 机械盘是不是就可以了。
A
CPU建议用5950X，SSD小了，最低也要1TB啊。这里不建议NAS，不合适。NAS适合网络传输、大容量，低速度。你都架台式机了，直接在里面放RAID就好了啊。
Q10
请教下各位大佬，陶瓷封装一般做哪些可靠性项目？
A
陶瓷封装参AECQ标准都有详细说明，不一定执行内部测试条件，陶瓷封装参考AECQ标准有详细说明，不一定执行内部测试条件，可靠性分为 test item 和 test condition，test item可以去参考 AECQ标准都可以查到，condition根据使用环境做设计。
Q11
请问下：JESD22-A104中高低温的停留时间如何选择呢？
A
Q12
请教季丰个问题：在设计BIB或者FT LB时，有效降低Power产生的寄生电感都有哪些手段？比如3mm厚的PCB板上单个via产生的寄生电感一般大概是多少？
A
1、 增大via，比如采用20mil的via。
2 、采用via on pad技术。就是把via直接打在电容的pad上
3 、整片铺地，大量打孔，用plane把via连成一片。
Q13
各位大神BGA芯片做BHAST根据观察是管脚氧化严重，测试FT异常多，一般有什么解决方案吗？
A
800砂纸蹭几下，蹭完之后再用酒精湿布清洁一下，避免掉落的粉磨污染socket pogopin。
Q14
请问下季丰的大佬们，做SER验证一般是用裸die还是封装片呢？
A
封装芯片
Q15
群里的大咖们针对如下的问题能否帮忙提供分析思路？
A
从数据看，repeat很稳定，错误bit并没有错位的规律，提供两种思路试一下
1.改变digital power电压试一下读default reg的值是否都变化，
2.冷凝剂喷一下芯片，看看回读值是否有变化，timing问题一般和温度强相关
Q16
各位大神，基板封装和MIS框架封装的优缺点是什么？
A
MIS目前可以做1-2层，4*4以下的可靠性比较好。成本相对于基板便宜。
来源：季丰电子
赵工
13488683602
zhaojh@kw.beijing.gov.cn
欢迎各公众号，媒体转载，申请加白名单秒通过
投稿/推广/合作/入群/赞助/转发 请加微信13488683602