Q1
InGaAs的芯片，有没有办法从芯片版图或者借助某些FA手段看出来是phemt或hbt工艺？
A1
网上找的示意图可以参考一下。其实看版图或者实际die的照片也应该比较容易分辨。没有示意图不是很好描述。还有就是通过die的功能，PA是HBT的，LNA是PHEMT的，据我的了解一般是这样。那种大面积的PHEMT的管子组成的纯 swtich die越来越少见，更多地被SOI的swtich取代。
Q2
请问下检查BGA的焊接，做切片看到的效果是不是比3d-Ray更加直观？检查芯片焊接的质量，使用红墨水，3Dxay，或者做切片分析，在检查芯片焊接上分别有什么优势和劣势？
A2
红墨水可以看到实例的焊接面，和3D类似，想要看细节最好结合着3D决定如何切片，切片可以看到更多细节，比如SNW是因为异物还是因为基板本身的缺陷等。总之，前两个分析看不到细节。
Q3
TSMC 130nm wafer 的厚度是多少呢？
A3
wafer出晶圆厂一般都是750um左右。但是到了封装厂都要进行减薄，至于减薄到多少厚度，那要依据封装形式，电性，散热等需求而定。
Q4
CSP封装fan-out工艺，都是在磨片后就贴上划片膜了吗，而不是像fan-in一样，在打丝印后才贴是吗？那这样会导致打印的时候能量不足，字体很细是吗?
A4
FO打标是打在塑封料上的，除非你是BG漏Si。有Backside lamination，透膜打标，更清晰且不抢Si。
Q5
AECQ101为什么选取样本是77颗die吗？或者AQG324 样本选取6个switch？样本选取的依据是什么？
A5
AECQ是按照LTPD来抽样的，原来是0/231按照LTPd1%来取样的。
Q6
LTPD和置信度以及样本数之间有计算公式吗？
A6
JEDEC47上有这个公式
Q7
vtran有人用过来转向量吗？
A7
15年前国外用过vtran，感觉很一般。后面更多人用wave wizard之类的。vtran是文本的，要调整蛮多的，没法看波形，感觉挺麻烦。
Q8
正常MSL3的器件，不开封的有效期是多久？有这方面文件吗？
A8
40℃和90%湿度以下存储，12个月。参考J-STD-033A。
来源：上海季丰电子
欢迎各公众号，媒体转载
投稿/推广/合作/入群/赞助/转发 请加微信13488683602