台积电高喊3D IC的重要性，半导体封测两大巨头日月光投控、力成同步动起来，各自推进技术进程，在电子科技日新月异以及半导体产业成长确立的态势下，力拼巩固既有产业地位之外，也陆续开疆辟土，闯出一片天。
针对半导体异质整合发展趋势，在2021年时，台积电和日月光就对外说明，双方并非竞争关系，是要「共创价值」，亦即在异质封装领域很广的前提下，「日月光有他的角度，台积电有自己的角度」，双方没真正互相竞争，也没干扰，并且各自提供拥有自身长处的异质整合技术，让产业更完整。
日月光副总经理洪志斌曾公开表示，日月光正在做不同型态的系统级封装，挑战很多元，整体来看，异质整合的发展，是需要整个供应链的合作才能推进。
随着异质整合、3D封装趋势快速崛起，日月光积极卡位，提前布局抢商机，今年推出VIPack先进封装平台已上市，提供垂直互连整合封装解决方案，被视为是实现超高密度和性能设计的下一世代3D异质整合架构，主要应用先进的重布线层（RDL）制程、嵌入式整合以及2.5D／3D封装技术，协助客户在单个封装中集成多个芯片来实现创新未来应用。
记忆体封测龙头力成则透过既有的记忆体产业相关能量，结合近年积极跨入的逻辑芯片能量，开发以整合逻辑芯片、四颗高频宽DRAM记忆体芯片搭配硅穿孔（TSV）及微凸块（uBump）接合制程技术的3D堆叠封装，提供高效能、高密度、高频宽在人工智慧（AI）、高速运算（HPC）以及高速网路连结上的应用需求。
晶圆一哥攻3D IC ，结盟两伙伴
台积电强攻3D IC，力晶集团旗下力积电与爱普成为台积电最强伙伴，三家公司已共同完成全球第一个DRAM与逻辑芯片的「真3D堆叠异质整合技术」，是业界最强的异质整合高频宽记忆体（VHM），现已量产中，携手抢攻高速运算、AI、网通等庞大商机。
台积电总裁魏哲家本周二（30日）在台积电2022年技术论坛台湾场次高喊，半导体业正面临三个大改变，第一个就是过往透过电晶体密度提升与微缩已不足以满足效能升级需求，需要透过3D IC技术突破来因应，并以堆叠方式强化效能，达到更高运算能力提升，凸显未来科技发展中，3D IC的重要性不可言喻。
台积电登高一呼，力积电与爱普积极响应，成为台积电在3D IC布局最强伙伴，三家公司携手打造出异质整合高频宽记忆体（VHM），即DRAM与逻辑芯片的真3D堆叠异质整合技术。
三方合作关系是由爱普提供VHM，包括客制化DRAM设计及DRAM与逻辑芯片整合介面的VHM LInK IP，力积电则提供客制化DRAM晶圆代工制造服务，并由台积电负责逻辑制程晶圆代工及3D堆叠制造服务。
业界指出，此3D整合芯片相对于高频宽记忆体（HBM），足足有十倍以上的高速频宽，搭载超过4GB的记忆体容量，更是7奈米制程逻辑芯片内存SRAM的最大容量的五到十倍，堪称「业界最强」。另外，3D封装技术是以垂直的连接方式将多片芯片直接立体互相堆叠。
爱普说明，2.5D封装时代的记忆体频宽受限于硅中介板上可载的横向连接数量，3D封装因为采用垂直连接的方式，其连接数量几乎不会受限，因此，相较于2.5D封装，逻辑芯片与DRAM的3D整合，将可在显著降低传输功耗的同时，大幅提升记忆体频宽。
台积电、爱普、力积电共同合作打造的该3D整合芯片已开始量产，区块链IC设计公司为第一批客户。力积电透露，该款芯片应用于挖矿市场中，已证明其成本和效益都相当优异，现阶段正朝高速运算、AI、网通等应用发展，仍在验证和推广中。
在产业趋势上，爱普认为，随着全球高速运算市场加速发展，AI应用渐趋多元化，运算需求不断提升，进行发展重点将着重于将真3D IC堆叠的异质整合技术建置得更为完整，以及投入开发CoW uBump（Chip-On-Wafer microBump）技术，看好未来客户需求将大幅涌现。
所谓3D IC，是直接把过往连接各晶粒的硅基板拿掉，将好几片晶粒直接堆叠起来，然后在晶粒之间挖洞并填入金属，让晶粒与晶粒间传输讯息的距离缩到最短，不仅讯号传输速度更快，而且把原本散布整个面的IC叠起来，在主机板所占面积也会大幅减少，以因应当下电子终端产品走向轻薄短小趋势。
在半导体业迈向先进制程节点的进展中，硬件扩展不断地受到挑战，业界需要找到创新的解决方案来延续摩尔定律，并且降低功耗、提高效能。因此，在同一封装中将芯片做3D立体堆叠，和使用硅中介层的多小芯片系统2.5D封装，已经成为新的解决方案。
