Q1
请问QFP100脚的封装产品，低温测试，如何解决水汽问题？如果吹干燥气体，那么温度就会降的很快，测低温效果会不会差很多？
A1
你可以监测下你的测试环境的露点温度，一般露点温度达到-60℃就可以了。
Q2
请教一下各位，芯片FT测试完成真空包装之前烘烤的温度和时间分别是多少？
A2
根据你芯片的封装材料以及厚度，还有不同的MSL水准，Baking time是不同的。具体参考J-STD-033D，FT之后，比较普遍125℃ x 8h，再真空包装。
Q3
这两列表示什么意思？求解释。
A3
"floor life"车间寿命: 从隔潮袋里将器件取出后在常温正常湿度控制的车间环境允许暴露的最长时间，或经干燥烘烤到回流焊之前所允许的时间。你圈出的两列数据是指芯片暴露在车间环境内超过和未超过车间寿命72小时的处理方式。如果器件暴露在SMT车间环境的时间超过车间寿命，必须做baking，否则芯片在回流焊的过程中会出现popcorn damage现象。湿气被封装材料(例如，molding, substrate,underfill等)吸收后集聚在材料界面处，reflow高温会使湿气变为水蒸气体积膨胀导致界面分层delam，die crack等缺陷。
Q4
请教一下各位，芯片快速ORT什么意思，怎么去设计实验？一般做哪些项目？有相关标准吗？
A4
快速ORT 44颗产品预处理后，TCT100cyc 22颗 ,UHAST 48h 22颗，实验周期半个月，预处理可以简化为三次回流。
Q5
请问大家做封装可靠性前的FT时，所有模块全都要过吗？
A5
是的，功能和OS都要测试。
Q6
各位大佬，PCT或者双85实验多少小时可以等同于或者大于MSL3中的吸湿情况？
A6
PCT双85 24h相当于恒温恒湿箱60℃ 60%RH 40h。
Q7
请教一下，做PTC(power temperature cycle）时，需要使用最大工作电压吗？还有负载有要求吗？
A7
标准上没有写要求最大的工作电压，写的合适的Bias ，比较微妙。负载也没有明确的要求。但是基本上应该是你最常用的工作模式来 PTC的是比较合适，或者你选你最严苛的工作模式，我觉得都可以。
Q8
向各位前辈请教几个HAST测试板设计的问题：1、芯片的HAST测试板 设计原理要注意哪些？2、芯片的HAST测试板需要JTAG下载程序吗？3、芯片的HAST测试板设计时需要把芯片引脚间隔上拉、下拉就行吗？
A8
1. 尽量让芯片工作在低功耗，die的温升小，比如把Reset pin一直保持复位状态，CLK pin也不给时钟信号。2. 因为芯片不需要工作，就不要JTAG下程序了。3. 电源pin正常接电源，IO间隔上下拉（通过4.7K或10K电阻）以保持可能存在的电位差（Bias)
Q9
HAST电源脚上电需要加电容吗？正常工作时电源脚和地直接有个电容，HAST需要考虑吗？
A9
不需要，正常工作的那个电容是为了控制上电斜率和过冲抖动的，给电源滤波。HAST本身就用外部直流电源通过超长走线连过去的，过冲和斜率都可控，怕过冲可以加，然后电容买点好的。别因为电容损坏导致实验失效。
Q10
请问MCC机台是否可以输出差分信号呢？
A10
可以的，LC2和HPB-5C都支持的。
Q11
各位专家好，金线二焊点、镀银跟铜框架之间这种分层可能是什么原因，终端反馈的，有什么方法可以验证呢？
A11
有可能是封装脱层 or 打线贡金不良，方法：1.样品先扫sat 看有没有脱层 2.做成份分析看有没有污染 ，另外需同时比对其他正常区域。
Q12
各位大佬，有几片晶圆表面出现了蹭划伤异常，请问有没有什么办法可以快速测量划伤深度？Wafer还未划片，芯片PAD铝层大致在4um左右，表面划伤估计应该不足1um，主要是想通过测量划伤深度评估一下质量风险。
A12
在diesaw之后拿一颗做FIB，这种不能只看划伤深度吧，相近metal间的漏电，甚至下层弹坑，passivation破损保护能力下降，这个弹坑不单指pad区域，划伤位置下方都有可能。
来源：上海季丰电子